В статье рассматривается разработка специализированного измерителя уровня мощности высокочастотного сигнала в полосе 310 ± 20 МГц на основе программируемой логической интегральной схемы семейства MAX 10. Измеряемой величиной является уровень мощности входного сигнала, выраженный в децибелах относительно одного милливатта на нагрузке 50 Ом. Актуальность работы обусловлена потребностью в компактных информационно-измерительных устройствах, объединяющих аналоговую предварительную обработку сигнала, аналого-цифровое преобразование, цифровую обработку и визуализацию результата в едином печатном узле. Цель работы - разработка проекта измерительного модуля, включающего аналоговый тракт на логарифмическом детекторе мощности AD8307, конструкцию печатного узла, цифровой алгоритм обработки и методику метрологической оценки. Приведены математическая модель измерительного канала, оценочные метрологические характеристики, обоснование разделения аналоговой и цифровой земель, размещения компонентов, развязки цепей питания и снижения влияния помех. Описан алгоритм обработки данных встроенного аналого-цифрового преобразователя, включая усреднение, калибровку, формирование выходного значения и регистрацию во внутреннем буфере памяти. Представлены результаты функционального моделирования цифровых блоков в среде Active-HDL с указанием тестовых воздействий и критериев приёмки, а также методика будущей экспериментальной проверки.

The paper considers the development of a specialized high-frequency signal power level meter in the 310 ± 20 MHz band based on a MAX 10 family field-programmable gate array. The measured quantity is the input signal power level expressed in decibels relative to one milliwatt on a 50 Ohm load. The relevance of the work is determined by the need for compact information-measuring devices combining analog signal preprocessing, analog-to-digital conversion, digital processing, and result visualization in a single printed circuit board assembly. The aim is to design a measurement module including an analog front end based on the AD8307 logarithmic power detector, a printed circuit board assembly, a digital processing algorithm, and a methodology for metrological evaluation. The paper presents a mathematical model of the measurement channel, estimated metrological characteristics, and justification of analog and digital ground separation, component placement, power-supply decoupling, and interference reduction. The data-processing algorithm of the built-in analog-to-digital converter is described, including averaging, calibration, output-value generation, and storage in an internal memory buffer. Functional modeling results for the digital blocks in the Active-HDL environment are presented with test stimuli and acceptance criteria, and a methodology for future experimental verification is proposed.