science-review.ru
Scientific journal
Scientific Review. Technical science
ISSN 2500-0799
ПИ №ФС77-57440
INFLUENCE OF PROCESS-NODE GENERATIONS ON THE DEGRADATION RATES OF COMPLEX SILICON INTEGRATED CIRCUITS
Введение
Под деградацией в работе понимается накопленное изменение параметров транзисторов, межсоединений и корпуса, приводящее к росту задержек, утечек, сопротивлений, шумов и вероятности сбоев. Для цифровой логики основным наблюдаемым результатом становится уменьшение временных запасов, для памяти – рост ошибок чтения и записи, для аналоговых узлов – смещение порогов, коэффициентов усиления и рабочих точек.
Название технологического поколения – 180 нм, 65 нм, 7 нм или 2 нм – не является самостоятельной физической причиной отказа. Оно лишь коррелирует с длиной канала, эквивалентной толщиной диэлектрика, рабочим напряжением, материалами затвора и межсоединений, плотностью мощности и тепловым сопротивлением. После завершения классического масштабирования Дэннарда напряжение питания снижалось медленнее геометрических размеров, поэтому электрические поля и плотность мощности не уменьшались пропорционально [1].
В сложных микросхемах деградация распределена неоднородно. Кеши, регистровые файлы, арифметические блоки, сети питания, регуляторы и корпус имеют разные карты активности и температуры. Часть рисков компенсируется проектными запасами, коррекцией ошибок, терморегулированием, встроенными датчиками и статическим временным анализом с учетом старения [2; 3]. Поэтому сравнение поколений техпроцессов должно отделять подтвержденные физические зависимости от качественных обобщений по разнородной литературе.
Цель исследования – обобщить, как смена поколений технологических норм влияет на механизмы деградации сложных кремниевых интегральных схем, формализовать литературное сопоставление рисков и определить факторы, которые важнее номинального числа нанометров при оценке надежности.
Материалы и методы исследования
Работа выполнена как обзор с элементами формализованного картирования литературы. Основной временной интервал составлял 2016–2025 гг.; более ранние публикации включались только как фундаментальные источники моделей или механизмов. Основной поиск проводился в IEEE Xplore, Google Scholar и eLIBRARY.RU, а Crossref использовался для проверки DOI и библиографических данных. Дополнительные работы выявлялись по спискам литературы. Использовались запросы: “CMOS aging process node”, “FinFET GAAFET reliability self-heating”, “electromigration BEOL sub-10 nm”, “runtime aging management processor”, “aging monitor guardband”, “workload-dependent aging CPU GPU”, а также русскоязычные сочетания «деградация КМОП техпроцесс», «электромиграция суб-10 нм» и «старение процессоров нагрузка».
По итогам целевого поиска и просмотра списков литературы сформирована рабочая выборка из 47 публикаций. После оценки заголовков, аннотаций и полного текста включены 26 работ 2016–2025 гг. и 4 фундаментальные работы; 17 публикаций исключены из-за несоответствия объекту исследования, отсутствия анализа долговременного старения, дублирования выводов либо недостаточных библиографических данных. Критериями включения были рецензируемый статус, наличие модели, измерений или схемотехнического анализа и явная связь с температурой, напряжением, плотностью тока, поколением технологии либо профилем нагрузки. Исключались маркетинговые материалы, форумные сообщения, работы только о радиационных мягких ошибках и публикации без проверяемого первоисточника. Российская работа по оценке 65-нм процесса использована как пример комплексного учета пробоя диэлектрика, горячих носителей, температурной нестабильности смещения, электромиграции и переходных отверстий [4].
Для формализации таблицы и рисунка 3 использованы 19 публикаций с явной привязкой к поколениям проектных норм; остальные 11 – для анализа управления старением, защитных запасов, встроенных мониторов и зависимости надежности от нагрузки и тепловой карты. Каждая из 19 публикаций кодировалась по четырем группам проектных норм и пяти механизмам. Вес 0 означал отсутствие вывода для данной пары «группа – механизм», 1 – упоминание как существенного или вторичного фактора, 2 – указание как одного из основных ограничений. Нормированный показатель рассчитывался как
d = Σw / (2N),
где N – число публикаций, рассматривавших группу. Значение переводилось в индекс: 1 при d ≤ 0,20; 2 при 0,20 < d ≤ 0,40; 3 при 0,40 < d ≤ 0,60; 4 при 0,60 < d ≤ 0,80; 5 при d > 0,80. «Чаще выделяемыми» в таблице названы механизмы с индексом не ниже 4. Одна публикация могла учитываться в нескольких группах, поэтому значения N не суммируются.
Результаты исследования и их обсуждение
Базовые модели и границы применимости
Температура ускоряет диффузию вакансий, разрыв химических связей, генерацию ловушек, релаксацию механических напряжений и рост сопротивлений. Для перехода от температуры ускоренного испытания Tstress к рабочей температуре Tuse применяют коэффициент Аррениуса:
, (1)
где Ea – энергия активации,
kB = 8,617 · 10⁻⁵ эВ/К.
Рис. 1. Относительная средняя наработка до отказа при изменении температуры кристалла Примечание: составлено автором по модельному расчету Аррениуса при Ea = 0,7 эВ и базовой точке 85 °C
В иллюстративном расчете при Ea = 0,7 эВ и неизменной плотности тока повышение температуры с 85 до 105 °C уменьшает относительную среднюю наработку до отказа (mean time to failure, MTTF) примерно до 0,30, а до 125 °C – до 0,10 (рис. 1).
Электромиграция описывается уравнением Блэка [5]:
, (2)
где J – локальная плотность тока, n – показатель токового ускорения, A – коэффициент, зависящий от геометрии, микроструктуры и материалов. При уменьшении ширины линий, переходных отверстий и контактов локальная J может возрастать даже при снижении общего тока, поэтому в современных технологиях внимание смещается к сети питания, контактам и многоуровневой металлизации [6; 7].
Для температурной нестабильности смещения и части механизмов старения диэлектрика используют степенную зависимость от времени и напряжения [8]:
, (3)
Рис. 2. Модельная чувствительность скорости деградации к напряжению при степенном законе Примечание: составлено автором; зависимость не является паспортной характеристикой конкретной технологии
Сдвиг порогового напряжения увеличивает задержки и меняет токи утечки. При показательном значении m = 3 повышение напряжения с 0,8 до 1,0 В увеличивает модельную скорость деградации в 1,95 раза, а до 1,1 В – в 2,60 раза. Иллюстрация чувствительности приведена на рис. 2.
Для пробоя диэлектрика во времени применяются экспоненциальные или степенные модели поля [9]:
или 
, (4)
Параметры Ea, n, m, p, γ, A и K не являются универсальными. Они зависят от материала диэлектрика и проводника, геометрии, формы импульсов, коэффициента заполнения, режима восстановления, диапазона температур и методики испытаний. Калибровка одного техпроцесса не переносится на другой без экспериментальной проверки; при одновременном действии самонагрева, просадок питания и нескольких механизмов простое перемножение коэффициентов ускорения также может быть неверным. Поэтому рис. 1 и 2 показывают чувствительность моделей, а не паспортный ресурс конкретного процессора.
Факторы и физические механизмы
Далее используются сокращения: HCI – деградация горячими носителями; BTI – температурная нестабильность смещения; TDDB – пробой диэлектрика во времени; EM – электромиграция; MOL и BEOL – средние и верхние уровни межсоединений. К ключевым эксплуатационным факторам относятся локальная температура, электрическое поле, плотность тока и статистическая вариабельность. В трехмерных транзисторах температура канала и контактов может превышать показания внешнего датчика из-за малых теплопроводных сечений. Повышение напряжения и переходные выбросы одновременно усиливают несколько видов старения, а длительные вычислительные нагрузки увеличивают средний ток сети питания.
Горячие носители создают интерфейсные состояния и заряд в диэлектрике, что снижает ток насыщения и увеличивает задержку. Механизм особенно заметен в короткоканальных планарных и высоковольтных транзисторах, но сохраняется и в новых геометриях [10; 11]. Температурная нестабильность смещения меняет пороговое напряжение и ухудшает запасы статической памяти и критических путей [8]. Пробой диэлектрика во времени связан с накоплением ловушек и образованием проводящего пути; в структурах с охватывающим затвором возрастает роль внутренних диэлектриков и средних уровней межсоединений [9].
Электромиграция и миграция напряжений образуют пустоты и увеличивают сопротивление металлизации. Для медных и low-k систем важны барьерные и интерфейсные пути, а для субдесятинанометровых маршрутов – размерный эффект, шероховатость и контактное сопротивление [6; 7]. Самонагрев действует как общий усилитель: он способен ускорять температурную нестабильность смещения, горячие носители, пробой диэлектрика и электромиграцию одновременно [3].
Влияние поколения проектной нормы
Сравнение поколений нельзя сводить к правилу «меньше нанометров – быстрее деградация». Масштабирование снижает рабочее напряжение и улучшает электростатику, но одновременно увеличивает плотность мощности, роль контактов и чувствительность к единичным дефектам.
Формализованное сопоставление поколений проектных норм и рисков деградации
|
Группа и число источников |
Типичные особенности |
Механизмы с индексом ٤–٥ |
|
180–130 нм (N = 4) |
Планарные структуры, более толстые оксиды, крупные линии и контакты, напряжения около ١,٨–١,٢ В |
Горячие носители (٥); износ оксида и пробой диэлектрика (٤) |
|
90–28 нм (N = 8) |
Тонкие SiON/high-k диэлектрики, медь и low-k, рост утечек, медленное снижение напряжения |
BTI (5); HCI (4); TDDB (4); EM и повреждения low-k (4) |
|
22–10 нм (N = 7) |
FinFET/tri-gate, трехмерная геометрия, высокая роль контактов и топологии |
Самонагрев (5); BTI (4); TDDB и MOL (4); EM и межсоединения (4) |
|
7–2 нм (N = 5) |
Нанолисты и охватывающий затвор, дальнейшее уменьшение via, контактов и шага металлизации |
TDDB и MOL (5); BTI (4); EM и BEOL (4); самонагрев (4) |
Примечание: составлено автором по формализованному кодированию включенных публикаций; ключевые опорные источники [3; 7; 15]. N – число работ, явно рассматривавших группу; одна работа могла учитываться в нескольких группах.
Рис. 3. Индекс литературной значимости механизмов по группам проектных норм Примечание: составлено автором по описанной методике на основе включенных публикаций [3; 7; 15]; 1 – механизм редко выделяется, 5 – часто называется одним из основных ограничений. MOL – средние уровни межсоединений; BEOL – верхние уровни межсоединений Индекс не является измеренной скоростью отказов
Схемотехнические расчеты показывают рост чувствительности ряда параметров к старению при уменьшении минимальных размеров [12; 13], а переход к вертикально уложенным нанолистам и транзисторам с затвором вокруг канала переносит часть ограничений в контакты, внутренние диэлектрики и средние уровни межсоединений [14; 15]. Результаты формализованного обзора приведены в таблице.
Полная матрица индексов показана на рис. 3. Значения отражают частоту и силу формулировок в отобранной литературе, а не измеренную вероятность отказа и не ранжирование продукции разных фабрик.
Высокую подтвержденность имеют общие зависимости от температуры, поля и плотности тока, поскольку они следуют из физических моделей и многократно наблюдались экспериментально. Среднюю подтвержденность имеют выводы о том, какие механизмы чаще обсуждаются для групп проектных норм. Прямые сопоставления нескольких фабрик при одинаковых напряжениях, тепловых условиях и критериях отказа практически отсутствуют; поэтому утверждения о «доминировании» механизма для всего поколения техпроцессов считаются неподтвержденными и в настоящей работе не используются.
Особенности центральных и графических процессоров
В центральных и графических процессорах старение зависит от карты активности. Арифметические блоки, кеши, регистровые файлы, контроллеры памяти, сети питания и корпус формируют разные тепловые карты. Поэтому изделия одной модели могут накапливать различный ущерб при офисной нагрузке, играх, рендеринге, вычислениях круглосуточно или серверной эксплуатации.
Фиксированные временные и напряженческие запасы часто выбираются по худшему сочетанию температуры и старения. В литературе рассматриваются динамический выбор запаса, прогноз по встроенным датчикам и управление ресурсами с учетом нескольких механизмов [16-18]. Для графических процессоров предложены долговременное управление надежностью, программно зависимый запас и учет зависящих от нагрузки горячих областей [19-21]. Программно управляемые датчики и мониторинг задержки уточняют потерю временного запаса [22; 23], а отображение задач учитывает тепловую карту и циклы [24; 25]. Дополнительно анализируются старение тактового дерева и совместное влияние напряжения, температуры и старения [26; 27].
Эти методы не отменяют физический износ и не дают универсального срока службы. Они позволяют сократить избыточный запас, распределить нагрузку и заранее обнаружить потерю временного запаса. Анализ критических путей с учетом нагрузки, динамический временной анализ с учетом старения и вариабельности и статистическая оптимизация библиотек дополнительно связывают остаточный запас с фактической активностью схемы [28-30]. Практические рекомендации по ограничению температуры, напряжения и разгона следует рассматривать только как общие инженерные принципы; расчет ресурса конкретного центрального или графического процессора требует закрытых параметров техпроцесса, корпуса, критериев отказа и статистики партии.
Ограничения обзора. Обзор ограничен неоднородностью терминов проектных норм, различиями материалов и условий ускоренных испытаний, а также недостатком открытых данных производителей. Часть публикаций рассматривает устройства или тестовые структуры, а не полный процессор; перенос таких результатов на изделие возможен только качественно. Кодирование выполнено одним автором, поэтому сохраняется риск субъективной классификации. Шкала 1–5 снижает произвольность обобщения, но остается индексом литературы и не заменяет метаанализ измеренных времен отказа.
Выводы
1. Проектная норма влияет на старение опосредованно – через архитектуру транзистора, материалы, рабочее напряжение, геометрию контактов, плотность тока, тепловое сопротивление и разброс параметров.
2. Температура, электрическое поле и локальная плотность тока являются подтвержденными ускорителями деградации, однако численные коэффициенты применимы только после калибровки под конкретный техпроцесс и режим испытаний.
3. Для 180–130 нм в литературе чаще выделяются горячие носители и износ оксида; для 90–28 нм – температурная нестабильность смещения, пробой диэлектрика и надежность медной металлизации; для 22–2 нм могут становиться критичными самонагрев, контакты, средние и верхние уровни межсоединений и стохастические дефекты.
4. Распределение механизмов по поколениям имеет среднюю доказательность и не означает, что один механизм доминирует во всех изделиях данного номинального техпроцесса.
5. Для центральных и графических процессоров профиль нагрузки и тепловая карта могут быть не менее важны, чем поколение технологии; динамические запасы, мониторы и управление ресурсами помогают контролировать потерю временного запаса.
6. Номинальное число нанометров и общие рекомендации по температуре, напряжению или разгону не позволяют вычислить срок службы конкретного изделия без технологической калибровки и эксплуатационной статистики.
Библиографическая ссылка
Белкин Е. Н. ВЛИЯНИЕ ПОКОЛЕНИЙ НОРМ ТЕХНОЛОГИЧЕСКИХ ПРОЦЕССОВ НА ТЕМПЫ ДЕГРАДАЦИИ СЛОЖНЫХ КРЕМНИЕВЫХ ИНТЕГРАЛЬНЫХ СХЕМ // Научное обозрение. Технические науки. 2026. № 3. С. 13-19;URL: https://science-engineering.ru/en/article/view?id=1536 (дата обращения: 12.07.2026).